توقّع ظهور موجة من أجهزة الكمبيوتر ذات الحجم الرقاق

في ندوة التكنولوجيا لأمريكا الشمالية التي نظمتها TSMC يوم الأربعاء، قامت الشركة بتفصيل كل من تكنولوجيا أشباه الموصلات وخرائط الطريق الخاصة بتكنولوجيا تعبئة الرقائق. في حين أن الأول هو المفتاح للحفاظ على استمرار الجزء التقليدي من قانون مور، فإن الأخير يمكن أن يسرع الاتجاه نحو المعالجات المصنوعة من المزيد والمزيد من السيليكون، مما يؤدي بسرعة إلى أنظمة بحجم رقاقة السيليكون الكاملة. وتقول TSMC إن مثل هذا النظام، هو الجيل التالي من بلاط تدريب Dojo من Tesla، وهو قيد الإنتاج بالفعل. وفي عام 2027، يخطط المسبك لتقديم التكنولوجيا لأنظمة أكثر تعقيدًا على نطاق الرقاقات من أنظمة تسلا، والتي يمكن أن توفر قوة حوسبة أكبر بـ 40 مرة من الأنظمة الحالية.

على مدار عقود من الزمن، زاد صانعو الرقائق من كثافة المنطق في المعالجات إلى حد كبير عن طريق تقليص المساحة التي تشغلها الترانزستورات وحجم الوصلات البينية. لكن هذا المخطط بدأ يفقد قوته منذ فترة. وبدلا من ذلك، تتجه الصناعة إلى تكنولوجيا التعبئة والتغليف المتقدمة التي تسمح بتصنيع معالج واحد من كمية أكبر من السيليكون. إن حجم الشريحة الواحدة محاط بأكبر نمط يمكن أن تصنعه معدات الطباعة الحجرية. يُسمى حد الشبيكة، ويبلغ حاليًا حوالي 800 ملليمتر مربع. لذلك، إذا كنت تريد المزيد من السيليكون في وحدة معالجة الرسومات الخاصة بك، فأنت بحاجة إلى تصنيعه من قالبين أو أكثر. المفتاح هو ربط تلك القوالب بحيث يمكن للإشارات أن تنتقل من واحدة إلى أخرى بسرعة وبأقل قدر من الطاقة كما لو كانت جميعها قطعة واحدة كبيرة من السيليكون.

تقوم TSMC بالفعل بتصنيع مسرع الذكاء الاصطناعي بحجم الرقاقة لـ Cerebras، ولكن يبدو أن هذا الترتيب فريد ومختلف عما تقدمه TSMC الآن مع ما تسميه System-on-Wafer.

في عام 2027، سوف تحصل على تكامل كامل للرقاقة يوفر 40 ضعفًا من قوة الحوسبة، وأكثر من 40 شبكة من السيليكون، ومساحة لأكثر من 60 شريحة ذاكرة ذات نطاق ترددي عالٍ، كما تتوقع TSMC

بالنسبة لشركة Cerebras، تقوم TSMC بتصنيع رقاقة مليئة بمصفوفات متطابقة من نوى الذكاء الاصطناعي التي تكون أصغر من حد الشبكة. فهو يربط هذه المصفوفات عبر “خطوط الكتابة”، وهي المناطق الواقعة بين القوالب التي عادة ما تترك فارغة، بحيث يمكن تقطيع الرقاقة إلى شرائح. لا توجد عملية مثالية لصنع الرقائق، لذلك توجد دائمًا أجزاء معيبة في كل رقاقة. لكن Cerebras صممت بتكرار كافٍ بحيث لا يهم الكمبيوتر النهائي.

ومع ذلك، مع جولتها الأولى من System-on-Wafer، تقدم TSMC حلاً مختلفًا لمشاكل كل من حد شبكاني وإنتاجية. يبدأ الأمر بقوالب المنطق التي تم اختبارها بالفعل لتقليل العيوب. (تحتوي Tesla’s Dojo على شبكة 5 × 5 من المعالجات التي تم اختبارها مسبقًا.) يتم وضعها على رقاقة حاملة، ويتم ملء البقع الفارغة بين القوالب. ثم يتم إنشاء طبقة من الوصلات البينية عالية الكثافة لتوصيل المنطق باستخدام تقنية المروحة المدمجة من TSMC. الهدف هو جعل عرض النطاق الترددي للبيانات بين القوالب مرتفعًا جدًا بحيث يعمل بشكل فعال مثل شريحة واحدة كبيرة.

بحلول عام 2027، تخطط TSMC لتقديم تكامل على نطاق الرقاقة استنادًا إلى تقنية التغليف الأكثر تقدمًا، وهي الرقاقة على الرقاقة على الركيزة (CoWoS). في هذه التقنية، يتم ربط المنطق الذي تم اختباره مسبقًا، والأهم من ذلك، الذاكرة ذات النطاق الترددي العالي، بركيزة من السيليكون تم تصميمها باستخدام وصلات بينية عالية الكثافة ويتم إطلاقها من خلال وصلات رأسية تسمى فيا عبر السيليكون. يمكن للرقائق المنطقية المرفقة أيضًا الاستفادة من تقنية الرقائق ثلاثية الأبعاد الخاصة بالشركة والتي تسمى رقائق النظام المدمج (SoIC).

إن إصدار CoWoS على نطاق الرقاقة هو نقطة النهاية المنطقية لتوسيع تقنية التغليف التي تظهر بالفعل في وحدات معالجة الرسومات المتطورة. وحدة معالجة الرسومات التالية من Nvidia، Blackwell، تستخدم CoWos لدمج أكثر من 3 أحجام شبكية من السيليكون، بما في ذلك 8 شرائح ذاكرة ذات نطاق ترددي عالٍ (HBM). وبحلول عام 2026، تخطط الشركة لتوسيع ذلك إلى 5.5 مادة، بما في ذلك 12 وحدة HBM. تقول TSMC إن ذلك سيترجم إلى أكثر من 3.5 أضعاف قوة الحوسبة التي تسمح بها تقنية 2023. ولكن في عام 2027، يمكنك الحصول على تكامل كامل للرقاقة يوفر 40 ضعفًا من الحوسبة، وأكثر من 40 شبكة من السيليكون ومساحة لأكثر من 60 وحدة HBM، كما تتوقع TSMC.

ما هو مقياس الويفر المناسب

يشبه إصدار 2027 من النظام على الرقاقة إلى حد ما تقنية تسمى Silicon-Interconnect Fabric، أو Si-IF، التي تم تطويرها في جامعة كاليفورنيا في لوس أنجلوس منذ أكثر من خمس سنوات. يضم الفريق الذي يقف وراء SiIF أستاذ الهندسة الكهربائية وهندسة الكمبيوتر بونيت جوبتا وزميل IEEE سوبرامانيان آير، المكلف الآن بتنفيذ جزء التغليف من قانون CHIPS في الولايات المتحدة.

منذ ذلك الحين، كانوا يعملون على جعل الوصلات البينية على الرقاقة أكثر كثافة وإضافة ميزات أخرى إلى التكنولوجيا. يقول غوبتا، وهو أيضًا زميل في IEEE: “إذا كنت تريد ذلك كبنية تحتية تكنولوجية كاملة، فيجب عليك القيام بالعديد من الأشياء الأخرى بخلاف مجرد توفير اتصال دقيق”. “واحدة من أكبر نقاط الألم لهذه الأنظمة الكبيرة ستكون توفير الطاقة.” لذلك يعمل فريق جامعة كاليفورنيا في لوس أنجلوس على إيجاد طرق لإضافة مكثفات ومحثات عالية الجودة إلى ركيزة السيليكون ودمج ترانزستورات طاقة نيتريد الغاليوم.

يعد التدريب على الذكاء الاصطناعي التطبيق الأول الواضح للتكنولوجيا على نطاق الرقائق، لكنه ليس التطبيق الوحيد، وقد لا يكون الأفضل، كما يقول مهندس الكمبيوتر في جامعة إلينوي أوربانا شامبين وزميل IEEE راكيش كومار. وفي الندوة الدولية حول هندسة الكمبيوتر في شهر يونيو، يقدم فريقه تصميمًا لمحول شبكة على نطاق الرقاقة لمراكز البيانات. أفاد الباحثون أن مثل هذا النظام يمكن أن يقلل عدد محولات الشبكة المتقدمة في مركز بيانات كبير جدًا – 16000 حامل – من 4608 إلى 48 فقط. يمكن لمركز بيانات أصغر بكثير على مستوى المؤسسات أن يضم 8000 خادم على سبيل المثال باستخدام محول واحد على مستوى الرقاقة.